Chuyên đề Thiết kế một bộ điều chế và giải điều chế QAM-16 trên FPGA

Xử lý tín hiệu số (DSP) là một trong những công nghệ quan trọng nhất trong thời đại hiện nay. Nó thay đổi cách thức con người giao tiếp, phục vụ y tế, thương mại, vui chơi giải trí, du lịch Với DSP việc thực thi các phép toán số học nhanh luôn là một yêu cầu bức thiết, do vậy các mô hình tính toán cũ, tốc độ thấp sẽ liên tục bị thay thế bằng những chip điện tử có tốc độ xử lý cao để tăng khả năng xử lý. Yêu cầu về các bộ xử lý tăng nhanh, cùng với sự cân nhắc về tài chính, cũng như thách thức của việc tích hợp rất nhỏ, tất cả điều đó đều hướng tới việc sử dụng các công nghệ có thể tái cấu hình trong các hệ thống DSP phức tạp. Kĩ thuật xử lý tín hiệu số mở rộng khả năng các hệ thống viễn thông số bằng cách cho phép sử dụng các kỹ thuật điều chế, giải điều chế phức tạp. Ban đầu, mạch tích hợp cho những ứng dụng đặc biệt (ASIC) được sử dụng để thực hiện điều này, nhưng ASIC phải chịu một chi phí lớn là chi phí không thay đổi được thiết bị (NRE) trong thiết kế và sản xuất, hơn nữa, ASIC không thể thay đổi được. Do đó, nếu cần thay đổi ASIC lại phải chịu một chi phí NRE lớn. Trong khi đó FPGA (Field Programmable Gate Array) có thể dễ dàng cấu hình lại mà không phải thay thế hay sản xuất linh kiện mới. Điều này sẽ cho chi phí NRE của FPGA thấp hơn nhiều so với ASIC. Do vậy trước khi sản xuất ASIC, FPGA được sử dụng để thử nghiệm cấu hình thiết kế. Ngoài ra, với các ứng dụng số lượng nhỏ, FPGA sẽ được sử dụng trực tiếp để điều khiển hệ thống. Một chip FPGA bao gồm các khối logic khả trình cho phép FPGA kết nối các linh kiện khác trong mạch, các khối logic được kết nối với nhau bởi chức năng kết nối khả trình. Bằng việc kết nối các đầu vào, ra của các khối logic, các chân khả trình, FPGA có thể cấu hình để thực thi bất kỳ sự hoạt động logic số nào. FPGA được cấu hình sử dụng một ngôn ngữ miêu tả phần cứng (HDL) như Verilog hoặc VHDL[1] (Very high speed integrated circuit Hardware Description Language). Verilog và VHDL khác với các ngôn ngữ lập trình tiêu biểu như C bởi nó trực tiếp hay gián tiếp định nghĩa cách bố trí mạch điện trong khi C định nghĩa một chuỗi các hoạt động được thực thi. Điều này tạo ra sự chuyển đổi dễ dàng từ các khối dữ liệu thành các khối logic trong FPGA. Hơn nữa, các khối chức năng trong một thiết kế có thể dễ dàng ánh xạ tới các khu vực riêng biệt trong FPGA [2, 3]. FPGA (Field Programme Gates Array) đã đạt đến đỉnh cao của thành công trong nhiều hệ thống xử lý tín hiệu. Đặc biệt, trong lĩnh vực viễn thông số. Phối hợp khả năng hoạt động tốc độ cao với các bộ nhớ có băng thông vào ra khổng lồ, nền tảng xử lý tín hiệu trên FPGA có thể phục vụ nhiều công việc phức tạp trong các bộ truyền thông phát và thu hiện đại. Ngày nay, sự phát triển của mạng dữ liệu không dây băng rộng cần tăng cường sử dụng các phương pháp điều chế có hiệu quả cao trong đó QAM (Quandrature Amplitude Modulation) được coi như một công đoạn không thể thiếu để tăng hiệu quả kênh truyền và giúp cho dữ liệu có được thông lượng cực đại. Tuy nhiên, điều chế QAM cao cấp rất nhạy cảm với trạng thái của kênh truyền không dây và thông lượng có thể giảm nghiêm trọng do tỉ lệ lỗi bit cao (BER) hay do việc truyền lại thông tin. Những hệ thống này có nhiều mặt hạn chế bởi các modem bên ngoài đòi hỏi hỗ trợ được nhiều chòm sao khác nhau. Vượt qua sự trở ngại với các chòm sao QAM bậc cao, các chuẩn băng thông rộng như IEEE 802.16 [4, 5] sử dụng MQAM (Mutilevel QAM) hạn chế sự suy giảm thông lượng bằng các bậc điều chế QAM thích hợp để duy trì một tỉ lệ lỗi gói tin chấp nhận được trong tình trạng kênh truyền thay đổi. Các chuẩn và hệ thống mới hơn này sử dụng các chòm sao QAM khác nhau cho những công việc khác nhau tùy thuộc các trạng thái kênh của nó. Ngoài ra, chúng cũng thay đổi các chòm sao thùy thuộc vào trạng thái kênh truyền theo thời gian.

TÀI LIỆU LUẬN VĂN CÙNG DANH MỤC